Vom Sand zum Mikroprozessor - Herstellung einer CPU (Facharbeit FOS)

Vom Sand zum Mikroprozessor: Herstellung einer CPU

Facharbeit, verfasst im Rahmen des Fachs

Wissenschaftliche Arbeitsmethoden

Verfasser:                   Hild, Stefan

Klasse:                         FOS 12/1

Mentoren:                  Zensiert

                                    Zensiert

Schuljahr:                   2012/2013

Erfurt, 23.05.2013

Inhaltsverzeichnis

Abbildungsverzeichnis. 3

Abkürzungsverzeichnis. 4

Sachwortverzeichnis. 5

Vorwort 6

1       Vom Relais zum Mikroprozessor. 7

1.1        Von Relais, Vakuumröhren und Transistoren. 7

1.2        Lösung des Tyranny of Numbers-Problems. 8

2       Wafer Fabrikation. 11

2.1        Gewinnung von Reinstsilizium.. 11

2.2        Züchtung des Ingots. 12

2.3        Vorbereitung des Wafers. 13

3       Herstellung des DIE. 17

3.1        Übertragung der Funktionselemente von Transistoren. 17

3.2        Ätzen. 19

3.3        Dotierung, Galvanisierung und Vernetzung. 21

3.4        Erste Funktionstests und Teilung. 22

4       Montage. 24

4.1        Zusammenbau. 24

4.2        Finaler Test und Sortierung. 24

5       Zukünftige Probleme und Lösungen. 26

5.1        Grenzen der Halbleiterentwicklung. 26

5.2        Zukünftige Technologien. 27

Quellenverzeichnis. I

Selbstständigkeitserklärung. III

Danksagung. IV

Abbildungsverzeichnis

Es konnten keine Einträge für ein Abbildungsverzeichnis gefunden werden.

Abkürzungsverzeichnis

CPU

Die central processing unit, oft auch nur als Prozessor bezeichnet, stellt die zentrale Verarbeitungseinheit (ZVE) eines Computers dar, welche in der Lage ist ein Programm auszuführen.

GPU

Die graphics processing unit, ist der Grafikprozessor einer jeden Grafikkarte. Er dient primär der Berechnung und Darstellung von 2D und 3D Grafiken, sowie verschiedener Animationen.

IC

Der integrated circuit ist eine elektronische Schaltung aus mehreren, miteinander verbundenen, Bauelementen, welche sich alle auf einem einzelnen Chip befinden.

DIE

Die Transistoren-Matrix, welche die gesamte Elektronik des Prozessors enthält.

μm

Ein Mikrometer ist ein dezimaler Teil von einem Meter und entspricht 0,000001 Meter (10⁻⁶).

nm

Ein Nanometer ist ein dezimaler Teil von einem Meter und entspricht 0,000000001 Meter (10^-9).

Sachwortverzeichnis

Dotieren

Dies ist ein Vorgang, bei dem zusätzliche Fremdstoffe in den Monokristall oder den Wafer eingebracht werden, um dessen Eigenschaften zu ändern/verbessern.

Ingot

Der Ingot ist ein großer Kristall, bei dem das Kristallgitter eine fast absolut perfekte Gleichmäßigkeit und Regelmäßigkeit angenommen hat.

Wafer

Eine einzelne, aus dem Ingot herausgeschnittene, Scheibe, die dann zu verschiedenen DIEs weiterverarbeitet wird.

Lithographie

Diese Technik stammt ursprünglich aus der Drucktechnik und wird in der Halbleiterproduktion für die Übertragung der Strukturen von der Fotomaske auf den Wafer verwendet.

Pikosekunde

Eine von der Sekunde abgeleitete Zeiteinheit. Sie entspricht 0,000000000001 Sekunden (10^-12).

Vorwort

Im Rahmen dieser Facharbeit wollte ich einen tieferen Einblick in den Herstellungsprozess von Prozessoren und integrierten Schaltkreisen erhalten. Da ich mich allgemein für die Computertechnik interessiere und ein Studium in dieser Richtung erwäge, habe ich mich deshalb dazu entschlossen in diesem Bereich meine Facharbeit zu schreiben. Um mir die für diese Facharbeit nötigen Kenntnisse anzueignen, recherchierte ich zuerst in der Bibliothek der Fachhochschule Erfurt nach dem Thema entsprechenden Fachbüchern und ähnliche Literatur. Anschließend startete ich mehrere Internetsuchen nach fachspezifischen Internetseiten für weitere und aktuellere Informationen. Im Weiteren legte ich eine Sammlung aller möglicherweise wichtigen Informationen an, um sie im Anschluss daran sorgfältig zu filtern und die Wichtigen von den Unwichtigen zu trennen. Danach erstellte ich, aufbauend auf den Informationen, die Gliederung, welche die einzelnen Herstellungsabschnitte in sinnvolle Blöcke aufteilte. Diese Abschnitte füllte ich anschließend mit den dazugehörenden Daten und versuchte dabei alles allgemein Verständlich zu halten. Größtenteils bin ich mit der von mir erreichten Leistung zufrieden. Die Einleitung enthält alle wichtigen technischen Anlagen, welche im Laufe der Jahrzehnte entstanden, und die grundlegenden Informationen über diese. Allerdings hätte ich gerne die einzelnen Lithografieverfahren etwas näher betrachtet. Aufgrund der enormen Menge und der technischen Komplexität aller Verfahren, hätte dies aber wohl den sinnvollen Rahmen dieser Facharbeit überschritten.

1         Vom Relais zum Mikroprozessor

1.1       Von Relais, Vakuumröhren und Transistoren

1938 konzipierte und konstruierte Konrad Zuse, ein aus Berlin stammender junger Wissenschaftler, die Z1. Dies war der erste Computer, welcher bereits alle Merkmale moderner Computer enthielt. Die Z1 bestand ausschließlich aus mechanischen Schaltgliedern, wog rund 500 Kg, hatte als Taktgeber einen Elektromotor, welcher circa 1000 Watt verbrauchte, und kam auf eine Taktfrequenz von 1 Hertz. Aufgrund der hohen Fehleranfälligkeit der Z1 entwickelte Zuse bereits vor der Fertigstellung der Z1 die Z2. Bei dieser waren einige Bestandteile bereits über Relais realisiert,  wodurch die Fehleranfälligkeit reduziert wurde und sich die Leistung auf 3 Hertz erhöhen lies. Aufgrund der positiven Erfahrungen, welche Zuse mit der Z2 gemacht hatte, konstruierte er die Z3, welche ausschließlich mit Relais aufgebaut war. Insgesamt bestand sie aus ungefähr 2600 Relais, verbrauchte etwa 4000 Watt und erreichte eine Taktfrequenz von 5 bis 10 Hertz. Den nächsten großen Schritt in der Computerentwicklung stellte das ENIAC-Projekt dar, welches John Mauchly mit seinem Studenten Presper Eckert im Auftrag des Militärs leitete. Es basierte auf John Mauchlys Theorie, dass ein Computer durch die Verwendung von Vakuumröhren eine vielfache Leistung eines auf Relais basierenden Computers erreichen könnte. Als die ENIAC 1946 der Öffentlichkeit vorgestellt wurde, war sie 24 Meter breit, 3 Meter hoch und 1 Meter tief, bei einem Gewicht von 30 Tonnen. Sie bestand, neben den 17468 Vakuumröhren, aus circa 1500 Relais, 70000 Widerständen, 10000 Kondensatoren und rechnete etwa um den Faktor 1000 schneller als die Z3. Allerdings hatten die Vakuumröhren eine mittlere Lebenserwartung von nur 2 Jahren und verbrauchten insgesamt 174 Kilowatt. Mit der TRADIC kam 1953 der nächste Meilenstein in der Computerentwicklung. Sie war der erste Computer, der nur aus Transistoren und Dioden anstelle von Vakuumröhren bestand. Dadurch wurde die Fehleranfälligkeit drastisch reduziert, die Leistung auf rund 100 Watt begrenzt und die Leistung circa verzwanzigfacht. Doch trotz dieser Verbesserung, hatte die TRADIC dasselbe Problem wie die diversen Vorläufer. Eine hohe Rechenleistung konnte nur durch den Einbau vieler Bauteile erreicht werden. Diese verbrauchten allerdings trotz der Miniaturisierung viel Platz und mussten immer komplexer miteinander verdrahtet werden. Dieses daraus entstehende Problem, nannte man das Tyranny of Numbers-Problem.

1.2       Lösung des Tyranny of Numbers-Problems

Dieses Problem wurde 1958, von Jack Kilby einem neuen Mitarbeiter von Texas Instruments, gelöst. Ihm gelang es, den ersten integrierten Schaltkreis aus Silizium zu bauen. Dieser hatte etwa die Größe einer Büroklammer und gab lediglich eine Sinuskurve aus. Dennoch konnte er damit beweisen, dass man Widerstände, Kondensatoren und Transistoren auf einem Halbleiter unterbringen konnte und legte damit die technische Grundlage für die technologische Entwicklung der nächsten Jahrzehnte. Aufgrund großer Skepsis seitens der Industrie gegenüber dem integrierten Schaltkreis, blieb ihm der Erfolg anfangs jedoch noch verwehrt. Dies änderte sich erst 1966, als Jerry Merryman, James Van Tassel und Jack Kilby den elektronischen Miniatur-Rechner fertigstellten und zum Patent anmeldeten. Er war klein genug, um auf eine Handfläche zu passen, hatte ein Gewicht von nur 1,5 Kg, lief bis zu 4 Stunden am Stück ohne Batteriewechsel und konnte Ergebnisse mit bis zu 12 Stellen ausgeben. Dies war eine Leistung, welche damals nur Computer schafften, die 25 Kg oder mehr wogen und eine permanente Stromversorgung benötigten. Von dieser Leistung beeindruckt, war nun auch die Industrie von der Leistungsfähigkeit des integrierten Schaltkreises überzeugt. 1968 baute Texas Instrument den ersten Ein-Chip-Mikroprozessor, welcher allerdings nie in die Serienproduktion ging. Erst 1971 wurde der erste Mikroprozessor, welcher auch in Serie produziert wurde, veröffentlicht, der Intel 4004. Dieser wurde in einer Strukturbreite von 10 µm gefertigt, bestand aus 2300 Transistoren und erreichte eine Taktfrequenz von 740 KHz. Mit dem Intel 8086 wurde 1978 der erste Mikroprozessor der 80x86 Familie, auch x86-Architektur genannt, veröffentlicht. Nachdem IBM 1981 den IBM Personal Computer der Öffentlichkeit vorstellte, der den Intel 8088, eine abgespeckte Version des Intel 8086, enthielt, wurde die x86-Architektur in kurzer Zeit weltweit äußerst erfolgreich und ist es bis heute geblieben. Ebenfalls Anfang der 80er Jahre kamen die ersten Video Display Controller auf. Diese kleinen Chips waren die Vorläufer heutiger Grafikprozessoren und konnten nur wenige Farben darstellen.

Mit dem Amiga 1000 kam 1985 ein Computer, welcher im Heimbereich neue Maßstäbe setzte. Neben dem Motorola 68000 Prozessor, welcher eine Taktfrequenz von 7,14 MHz erreichte, aus 68000 Transistoren bestand und in einer Strukturgröße von 4 μm produziert wurde, waren so genannte Custom Chips integriert. Diese Chips waren eine deutliche Weiterentwicklung gegenüber den VDCs und konnten bereits bis zu 4096 verschiedene Farben darstellen. 1993 brachte Intel den ersten Pentium Prozessor auf den Markt. Er bestand aus 3,1 Millionen Transistoren, hatte anfangs eine Taktfrequenz von maximal 66 MHz und wurde in 0,8 μm gefertigt. Es war auch der erste Mikroprozessor, der nicht mehr von AMD in Lizenz gefertigt werden durfte. Aus diesem Grund entwickelte AMD seinen ersten eigenen Prozessor, den K5, welcher 1996 veröffentlicht wurde. Er hatte 4,3 Millionen Transistoren, eine Anfangsleistung von bis zu 100 MHz. Allerdings fehlte es ihm an ausreichend Leistung, um mit den Intel Prozessoren mithalten zu können. Im selben Jahr wurde auch die Voodoo 1 von 3dfx veröffentlicht. Bestückt mit 4 MB Grafik Speicher und auf 50 MHz getaktet, gilt sie als erster benutzbarer 3D-Grafikprozessor im Desktopbereich. Sie konnte allerdings nur 3D Grafiken berechnen und benötigte noch eine weitere 2D Karte für den normalen Betrieb. Erst im darauf folgendem Jahr wurde, mit der RIVA 128 Grafikkarte von Nvidia ein leistungsfähiger Grafikprozessor veröffentlicht, der 2D, 3D und Videobeschleunigung beherrschte. Gefertigt wurde der Grafikprozessor im 350 nm Prozess und verfügte über 3,5 Millionen Transistoren. 1999 konnte AMD, dank der neuen K7 Architektur, nun mit Intel mithalten und übertreffen. Bestehend aus 22 Millionen Transistoren, einem Starttakt von 500 MHz und in 0,25 µm gefertigt, war er der schnellste x86-Prozessor, der damaligen Zeit, im Desktopbereich. Anfang 2000 durchbrach AMD mit dem K75, welcher eine Strukturgröße von 0,18 µm besaß, als erstes die 1 GHz Grenze. Nur 3 Jahre später kam der erste Prozessor mit der K8 Architektur, er verfügte am Anfang über 105,9 Millionen Transistoren, einem Takt von 1,6 GHz und wurde in 130 nm gefertigt. Er war zugleich auch der erste 64-Bit Prozessor, der über eine volle Kompatibilität zu 32-Bit Software verfügte und setzte sich nach kurzer Zeit gegen Intels 64-Bit Architektur, welche inkompatibel zu 32-Bit Software war, durch. 2005 gelang es AMD, inzwischen mit der K9 Architektur, den ersten nativen Zweikernprozessor zu bauen, welcher 2 Prozessorkerne auf einem DIE vereinigte. Gefertigt wurde dieser in 90 nm, mit 243 Millionen Transistoren und einer Taktfrequenz von 2 GHz pro Kern. Mit dem im darauffolgendem Jahr veröffentlichten Core 2 Duo mit 65 nm Strukturbreite, einem Takt von bis zu 2,67 GHz pro Kern und 291 Millionen Transistoren, errang Intel wieder die Leistungskrone und sollte sie auch für die nächsten Jahre behalten. Anfang 2013 ist der komplexeste und leistungsfähigste Prozessor im Desktopbereich der Intel i7-3970X, welcher im November 2012 veröffentlicht wurde. Er verfügt über 6 Kerne, einem Takt von 3,5 GHz pro Kern, ist im 32 nm Verfahren gefertigt und besteht aus 2,27 Milliarden Transistoren. Bei den Grafikprozessoren dominiert die Nvidia GTX Titan, in 28 nm produziert, einer Taktfrequenz von circa 837 MHz und 7,1 Milliarden Transistoren. Aber auch wenn sich die Geschwindigkeiten und Komplexität der Mikroprozessoren in den letzten Jahrzehnten extrem erhöht haben, ist die Fertigung immer noch ähnlich, wie bei den ersten Mikroprozessoren aus den 70er Jahren.

2         Wafer Fabrikation

2.1       Gewinnung von Reinstsilizium

Für die Herstellung von Mikroprozessoren wird zunächst Reinstsilizium benötigt. Das dafür notwendige Rohsilizium wird aus natürlich vorkommendem Quarz gewonnen. Im Quarz ist das Rohsilizium mit Sauerstoff zu Siliziumdioxid gebunden. Um das benötigte Silizium nun aus dem Quarz zu extrahieren, muss zuerst eine chemische Reaktion in Gang gesetzt werden, die den Sauerstoff entfernt. Dazu erhitzt man das Quarz, welches einen Schmelzpunkt von 1413°C hat, in einem Hochofen auf 1460°C. Durch Hinzufügen von Kohlenstoff kann nun das Silizium vom Sauerstoff getrennt werden. Um zu verhindern, dass das Rohsilizium sich mit dem Kohlenstoff zu Siliziumkarbid (SiC) verbindet, wird der Schmelze zusätzlich Eisen hinzugefügt. Das Silizium wandert nun aufgrund seiner hohen Dichte auf den Grund des Hochofens und kann von dort, unabhängig von den übrigen Komponenten, entnommen werden. Nun verfügt man über Roh- bzw. technisches Silizium. Da es aber noch 2% - 4% an anderen Stoffen, z. B. Kohlenstoff oder  Aluminium, enthält, muss es als nächstes gereinigt werden, um für die Herstellung von Mikroprozessoren verwendet werden zu können. Dazu führt man als erstes den so genannten Trichlorsilan-Prozess durch. Dabei wird das Rohsilizium zuerst auf circa 300°C erhitzt und danach mit Chlorwasserstoff zu Trichlorsilan (SiHCI₃) gebunden. Die meisten Verunreinigungsstoffe, die sich nun mit dem Chlor verbinden, verdampfen erst bei einer höheren Erhitzung als das Trichlorsilan, mit seinem Siedepunkt bei 32°C. Deswegen kann es nun, bei etwa 30°C durch Destillation des entstehenden Gases von den Verunreinigungen getrennt werden. Da allerdings die Siedepunkte der Chlorbindungen der Dotierstoffe Kohlenstoff, Phosphor und Bor sehr nahe an den 30°C liegen, treten diese ebenfalls als Gase aus und man kann ihre Konzentration in der Regel nicht unter die erforderliche Grenze drücken, deshalb müssen sie mit der sogenannten Zonenreinigung entfernt werden. Doch vorher muss die Trichlorsilan-Verbindung wieder aufgehoben werden. Dazu werden kleine Siliziumstäbe, die in das Gasgemisch von Wasserstoff und Trichlorsilan eingebracht wurden, auf über 1100°C erhitzt. Die dadurch entstehende Reaktion sorgt dafür, dass das nun wieder isolierte Silizium sich an die Stäbe anheftet und sie sich so auf Durchmesser von über 150 mm vergrößern. Da einige Dotierstoffe, hauptsächlich Phosphor und Bor, sich immer noch in zu großen Mengen im Silizium befinden, ist es noch nicht für die Konstruktion von Mikroprozessoren geeignet. Deswegen wird nun die Zonenreinigung gestartet. Dazu werden die Siliziumstäbe nun in einer einige Millimeter breiten Zone geschmolzen. Dabei benutzt man eine Hochfrequenzspule, welche einen Strom in den Stab leitet und die Schmelzwärme erzeugt. Der nun flüssige Bereich wird, durch die Spule, nach unten geschoben. Durch die Oberflächenspannung wird die Schmelze im Stab gehalten, während gleichzeitig die unerwünschten Stoffe verdampfen können und sich immer wieder an der Oberfläche sammeln. Durch eine mehrfache Durchführung dieser Reinigung kann eine Reinheit des Materials von weniger als einem Fremdatom pro 10 Milliarden Silizium-Atomen erreicht werden.

2.2       Züchtung des Ingots

Nach der Gewinnung des Reinstsiliziums liegt dieses nun in einer polykristallinen Form vor. Dies bedeutet, dass die Atome nur in gewissen Bereichen in einer regelmäßigen Gitterstruktur gebunden sind und in den anderen Bereichen diverse Kristallverzerrungen auftreten. Da allerdings die Struktur die Eigenschaften des Materials stark beeinflussen, unter anderem die Leitfähigkeit, muss als nächstes eine über das ganze Material durchgehende und gleichmäßige Struktur geschaffen werden. Man nennt dies dann Züchtung des Monokristalls, Einkristalls oder Ingots. Um diese zu züchten gibt es zwei Verfahren. Das erste ist das Kristallziehverfahren nach Czochralski und das zweite das tiegelfreie Tiefziehen.

Kristallziehverfahren nach Czochralski

Bei diesem Verfahren wird zuerst das polykristalline Silizium in einem Quarztiegel ganz knapp über seine Schmelztemperatur erhitzt. In die nun vorhandene Schmelze können zuerst noch weitere Dotierstoffe eingebracht werden, um die gewünschten Eigenschaften zu erzeugen oder zu verbessern. Danach wird ein bereits vorhandener Einkristall, ein sogenannter Impfkristall oder Keim, welcher sich an einem rotierenden Stab befindet, mit der Oberfläche in Verbindung gebracht. Dabei heftet sich dann die Schmelze an die Oberfläche des Impfkristalls, nimmt dessen Gitterstruktur an und erstarrt aufgrund der Temperaturreduzierung durch den Impfling. Nun wird der Keimling, unter ständigem Drehen, langsam nach oben bewegt, wobei er allerdings ständig Kontakt zur Schmelze hat. Die Ziehgeschwindigkeit, welche zwischen 2 bis 25 cm/h liegt, bestimmt dabei den Durchmesser des Monokristalls. Bei einer langsamen Ziehung erhält man einen breiten Kristall und bei einer schnellen einen Dünnen. Während des gesamten Vorgangs wird eine Schutzgasatmosphäre oder ein Hochvakuum erzeugt, um zu verhindern, dass das Silizium oxidiert. Die Vorteile des Verfahrens ist die kostengünstige Herstellung von großen Kristallen und damit auch größeren Wafern. Allerdings kann dadurch kein hochreiner Kristall gezüchtet werden, da sich aus der Tiegelwand immer wieder Fremdstoffe lösen und die Dotierstoffe sich, aufgrund der besseren Löslichkeit, zunehmend in der Schmelze konzentrieren.

Tiegelfreies Tiefziehen

Anders als beim Kristallziehverfahren wird hier, ähnlich wie bei der Zonenreinigung, nur ein einige Millimeter großer Bereich des Siliziums, durch Induktionsspulen, aufgeschmolzen. Nun wird wieder ein kleiner Einkristall verwendet, um die Gitterstruktur vorzugeben. Dieser wird dabei an das obere Ende des Siliziumstabs positioniert, wo man auch mit dem Aufschmelzen beginnt. Nun werden die Induktionsspulen langsam am Stab entlang geführt und das polykristalline Silizium in ein Monokristall umgewandelt. Eine Dotierung wird hier durch die Zugabe der entsprechenden Stoffe in das Schutzgas realisiert. Durch dieses Verfahren kann man eine deutlich bessere Reinheit erreichen, als dies beim Kristallziehverfahren möglich wäre. Es ist allerdings kostenintensiver große Ingots und damit große Wafer herzustellen.

2.3       Vorbereitung des Wafers

Nach der Züchtung des Ingots ist die Herstellung und Aufbereitung des Wafers der nächste Arbeitsschritt. Zuerst wird der Monokristall auf den gewünschten Durchmesser abgedreht. Danach werden mit einer Diamantfräse bei Ingots mit einem Durchmesser unter 200mm 2 sogenannte Flats und bei Wafern ab 200mm eine Kerbe, auch Notch genannt, eingebracht. Damit ist es später möglich die Wafer zu charakterisieren und während der Fertigung automatisch exakt auszurichten. Als nächstes folgt das Heraussägen der einzelnen Waferscheiben. Dies erfolgte früher mittels einer Innenlochsäge deren Sägeblätter mit Diamantsplittern besetzt sind. Damit ist es zwar auch heute noch möglich, eine hohe Genauigkeit mit geringen Unebenheiten zu erreichen, erzeugt aber aufgrund der Sägeblattdicke bis zu 20% Verschnitt am Kristall. Deshalb wird heutzutage meistens mit dem Drahtsägen gearbeitet. Das ermöglicht einen geringeren Verschnitt und es ist damit auch möglich mehrere Wafer gleichzeitig herauszusägen. Hierfür werden mehrere Drähte, welche mit Siliziumcarbidkörnern und Trägermitteln wie zum Beispiel Öl benetzt sind, über einige sich drehende Walzen geleitet. Die Drähte bewegen sich dabei mit einer Geschwindigkeit von ungefähr 10 m/s und haben normalerweise einen Durchmesser von 0,1 bis 0,2 mm. Nun wird der Ingot in das Drahtnetz herabgelassen und so langsam in einzelne Wafer aufgeteilt. Da die Oberflächen der Scheiben nach dem Sägen aufgeraut sind und, ebenfalls durch das Sägen, Gitterschäden aufweisen, müssen sie nun aufbereitet werden. Als erstes erfolgt dabei das Läppen. Die Wafer werden dabei über eine rotierende, mit Aluminiumoxid beschichtete Stahlscheibe geführt und etwa 50 μm der Oberfläche abgeschliffen. Die Unebenheiten werden dabei auf circa 2 μm reduziert, die Oberfläche allerdings erneut beschädigt. Anschließend werden die Scheiben mit einem Diamantfräser abgerundet, damit keine scharfen Kanten mehr existieren, die im späteren Produktionsverlauf Beschädigungen hervorrufen könnten. Um nun die durch die vorherige Bearbeitungen aufgetretenen Kristallfehler zu beheben, erfolgt jetzt ein nasschemischer Tauchätzschritt. Dabei werden die Wafer in ein Bad aus Salpeter-, Essig- und Flusssäure getaucht. Insgesamt werden dadurch weitere 50 µm abgetragen und aufgrund des chemischen und nicht mechanischen Prozesses alle noch vorhandenen Kristallschädigungen entfernt. Als letzter Aufbereitungsschritt erfolgt jetzt das Polieren. Dabei wird eine Mischung aus Wasser, Siliziumdioxid und Natriumhydroxid (NaOH) verwendet. Diese reduziert die Scheibendicke um 5 µm, entfernt Oxid und noch vorhandene Bearbeitungsspuren. Die Unebenheiten werden ebenfalls reduziert und zwar auf weniger als 3 nm. Nach diesem Vorgang kann nun noch eine Dotierung des fertigen Wafers oder Teile dessen erfolgen. Heutzutage wird dabei entweder durch Diffusion oder Ionenimplantation dotiert. Ein weiteres Verfahren, welches allerdings noch nicht in der Produktion verwendet wird, ist die Dotierung durch eine Kernreaktion.

Diffusion

Bei diesem Dotierverfahren befinden sich die Wafer in einem Quarzrohr, dass auf eine Temperatur von 800°C bis 1000°C, abhängig vom Dotierstoff, erhitzt wird. Nun leitet man entweder den Stoff in Gasform mithilfe eines Trägergases, wie zum Beispiel Stickstoff oder Argon, über die Scheiben. Oder aber er wird vorher auf separaten Platten, welche sich zwischen den Wafern befinden, aufgebracht, verdampft dann bei der Erhitzung und wird, wieder mit einem Trägergas, im gesamten Quarzrohr verteilt. Als drittes ist es dann noch möglich eine flüssige Quelle zu verwenden, dadurch dann das Trägergas zu leiten, welches dabei den Dotierstoff aufnimmt, und es so schließlich zu verteilen. Die Atome des Dotiermittels dringen dabei dann in die einzelnen Scheiben ein und setzen sich meistens in einer leeren Gitterstelle ab oder bewegen sich zwischen den einzelnen Atomen des Kristallgitters. Gelegentlich tauschen sie aber auch mit Siliziumatomen den Platz. Nachdem die gewünschte Intensivität der Dotierung erfolgt ist, wird die Temperatur langsam reduziert und die aktuelle Verteilung praktisch eingefroren. Da mit diesem Verfahren mehrere Wafer gleichzeitig dotiert werden können, ist es vergleichsweiße preiswert. Allerdings lagern sich ein Teil der Dotierstoffe im Quarzrohr ab und werden so bei dem nächsten Vorgang mit eingebracht. Und es wird dabei meistens eine etwas größere Fläche dotiert als gewünscht.

Ionenimplantation

Hierbei werden die Atome des Dotiergases zuerst ionisiert, um sie danach mit Magnet- und elektronischen Feldern steuern zu können. Dann werden sie vom so genannten Vorbeschleuniger angezogen und durch den Massenseperator geschickt. Dieser lenkt die Ionen um 90° ab und filtert so Teilchen, welche zu leicht oder schwer sind, heraus. Die Ungefilterten erreichen danach die Beschleunigerstrecke, wo sie auf Geschwindigkeiten von circa 2.000.000 m/s beschleunigt werden. Verschiedene Linsen, die auf dieser Strecke verteilt sind, fokussieren dabei den Ionenstrahl. Am Ende befindet sich dann die Ablenkung, welche die Ionen zur gewünschten Stelle an der Oberfläche des Wafers lenkt. Im Gegensatz zum Diffusionsverfahren dringen die Teilchen nicht von alleine in den Wafer ein, sondern durch die künstlich erzeugte Beschleunigung. Die Eindringtiefe ist dabei von der Geschwindigkeit abhängig. Dadurch ist es möglich, die Dotierung auf eine bestimmt Fläche und Tiefe zu beschränken und immer wieder zu reproduzieren. Da beim Eindringen der Ionen sich das Kristallgitter aber leicht verschiebt, muss nun noch eine Hitzebehandlung erfolgen. Hierbei werden die Scheiben kurzzeitig auf rund 1000°C erhitzt damit das Kristallgitter wieder regelmäßig wird und die Dotieratome sich darin korrekt integrieren können. Weiterhin kann nahezu jedes Element als Dotierstoff dienen und in hoher Reinheit eingebracht werden. Allerdings ist dieses Verfahren deutlich teurer als das Dotieren durch Diffusion. Außerdem muss der gesamte Prozess in einem Hochvakuum stattfinden, welches mit Hilfe von Kryo- oder Turbomolekularpumpen erzeugt wird, und ist deshalb deutlich aufwändiger. Auch bei diesem Verfahren besteht die Gefahr von Ablagerungen, welche bei späteren Implantationen abgelöst und so auf oder in den Wafer gelangen können.

Kernreaktion

Dies ist bisher lediglich ein experimentelles Verfahren, welches eine Dotierung im Wafer durch eine dort ausgelöste Kernreaktion ermöglicht. Diese Reaktion könnte zum Beispiel durch den Beschuss mit Neutronen ausgelöst werden und so zur Entstehung von Dotieratomen führen. Allerdings wäre dabei ein hoher Sicherheitsaufwand nötig und die entstandenen Endprodukte könnten instabil sein, zerfallen und somit später zu Fehlern führen.

Danach ist die Herstellung und Vorbereitung des Wafers abgeschlossen und er kann nun zu DIEs weiterverarbeitet werden.

3         Herstellung des DIE

3.1       Übertragung der Funktionselemente von Transistoren

Um die benötigten Funktionselemente des DIE zu übertragen, muss der Wafer zuerst mit dem so genannten Lithografie-Verfahren behandelt werden. Dazu wird als erstes der Wafer erneut gereinigt und anhaftende Partikel und Wasser durch das Ausheizen entfernt. Danach wird ein Haftvermittler, in den meisten Fällen Hexamethyldisilazan (HMDS), aufgebracht um die Waferoberfläche Wasser-abstoßend und gleichzeitig Lack anziehend zu machen. Die Auftragung erfolgt durch eine Verdampfung der Haftvermittlerflüssigkeit und einer anschließenden Dampfaussetzung des Wafers. Nach diesem Vorgang wird nun ein Fotolack aufgebracht, welcher in Positiv- und Negativlack unterteilt wird. Der Positivlack bietet dabei die Vorteile einer guten Auflösung während der Belichtung, Stabilität in der Entwicklerlösung und eine Entwickelbarkeit in einer Laugenlösung. Die Nachteile liegen allerdings in der nur bedingten Resistenz gegenüber Implantationsprozessen und Ätzungen. Dagegen ist der Negativlack sehr resistent dem gegenüber. Außerdem haftet er sehr gut, ist äußerst empfindlich, was eine genauere Strukturierung bei der späteren Belichtung ermöglicht, und kostengünstiger als ein Positivlack. Allerdings ist die mögliche Auflösung niedriger und es kann sich Xylol entwickeln, welches giftig ist. Aus diesem Grund wird in den meisten Fällen der Positivlack verwendet. Zum Auftragen des Lacks wird zuerst der Wafer auf einer rotierenden Scheibe mit einer Vakuumansaugung befestigt. Anschließend wird der Lack, bei kleiner Drehzahl, in die Mitte aufgetropft und dann die Drehzahl auf 2.000 bis 6.000 Drehungen pro Minuten beschleunigt, was die Lackschicht, durch die dabei auftretende Zentrifugalkraft, gleichmäßig verteilt. Je nach Viskosität des Lacks und der verwendeten Drehzahl variiert die Dicke der aufgetragenen Schicht und erreicht Durchmesser bis zu 2 µm. Nach diesem Vorgang erfolgt bei rund 100°C das Ausheizen auch Post- oder Soft-Bake genannt. Aufgrund der inzwischen sehr winzigen Produktionsgrößen werden heutzutage noch weitere Schichten verschiedener Lackvariationen aufgetragen, um zum Beispiel die Belichtbarkeit zu erhöhen. Nun wird der beschichtete Wafer in der Belichtungsanlage - anhand der Markierungen - ausgerichtet und eingespannt. Es erfolgt jetzt die Belichtung, auch Lithografie genannt. Dabei werden bei dem Wafer die späteren Strukturen der Funktionselemente auf den Lack übertragen. Je nach angestrebter Strukturgröße gibt es unterschiedliche Lithografieverfahren. Für die aktuellen Strukturgrößen von 32/28/22 nm und die zukünftigen Größen von 14nm und kleiner, steht momentan nur die Immersionslithographie zur Verfügung. Dabei wird zuerst eine Fotomaske, welche die späteren Strukturen beinhaltet, angefertigt. Diese bestehen primär aus einem Kunststoff-, Quarz- und Glassubstrat auf dem sich eine Schicht aus Chrom und Eisenoxid befindet. Die späteren Funktionselemente werden dabei direkt mit einem Elektro- oder Laserstrahl beschrieben. Die Elemente auf der Maske sind um den Faktor 4 bis 5 größer als die, die auf den Wafer übertragen werden sollen. Anschließend wird die Maske mit einigem Abstand zum Wafer platziert und mit Licht, welches eine Wellenlänge von 193 nm aufweist, beschossen. Das Licht wird dabei aber nicht nur durch die Maske geleitet, sondern auch durch ein Linsensystem. Dieses System verkleinert die Abbildungen auf der Maske und ebenso die darin enthaltenen Fehler, welche dadurch kleiner dargestellt werden oder gänzlich verschwinden und somit weniger Probleme verursachen. Außerdem ermöglichen die unterschiedlichen Linsen eine Übertragung von Mustern mit einer Größe von weniger als 193 nm. Des Weiteren befindet sich zwischen der letzten Projektionslinse und dem Wafer noch eine Immersionsflüssigkeit, zum Beispiel Reinstwasser. Dies erhöht den Brechungsindex und ermöglicht noch kleinere Strukturen als eine Anlage ohne Immersionsflüssigkeit. Wenn das Licht dann auf den Wafer auftritt, schreibt es die späteren Funktionsstrukturen auf den Lack. Anschließend erfolgt dann die Entwicklung, wobei die belichteten Scheiben entweder einer Sprüh- oder Tauchentwicklung ausgesetzt werden. Beim Tauchen werden gleich mehrere Wafer auf einmal in eine Laugenlösung getaucht. Nachdem sich der Lack vollständig entwickelt hat, wird er anschließend abgewaschen. Wohingegen er bei der Sprühung, wie beim Auftragen des Lackes, befestigt wird und bei langsamer Drehung permanent mit einer Entwicklerlösung besprüht wird. Nach der kompletten Entwicklung des Lacks wird die Lösung ebenfalls mit Wasser abgewaschen. Da durch die Sprühentwicklung geringere Mengen von Entwicklerlösung verbraucht werden, kleinere Strukturen erzeugt werden können und Verschmutzungen durch die ständige Besprühung deutlich weniger auftreten, ist dies das bevorzugte Verfahren. Nachdem die Entwicklung nun vollständig abgeschlossen ist, lösen sich, je nachdem ob ein Positiv- oder Negativlack verwendet wurde, entweder die belichteten Lackstellen (Positivlack) oder die Unbelichteten (Negativlack) auf. Um die restliche Lackschicht für weitere Arbeitsschritte persistent zu machen, erfolgt nun eine weitere Aushärtung, auch Hard-Bake genannt. Nach diesem Vorgang wird jetzt mittels eines Lichtmikroskops und Justiermarken die noch vorhandene Lackschicht überprüft. Sollten dabei Ungleichmäßigkeiten, schlechte Fokussierung, Anhäufungen, zu große oder geringe Stegdicken oder eine Abweichung von der Schablone auftauchen, muss der restliche Fotolack ebenfalls entfernt, erneut aufgetragen und der gesamte Arbeitsschritt damit wiederholt werden. Entspricht das Ergebnis hingegen dem Soll-Zustand, kann nun die Ätzung durchgeführt werden.

3.2       Ätzen

Nasschemie-Ätzen

Hierbei wird das zu ätzende Material mit Hilfe einer Reaktion, welche mittels eines flüssigen Ätzstoffes ausgelöst wird, entfernt. Je nachdem wie das Silizium dotiert wurde, unterscheidet sich die Zusammensetzung des Ätzmittels. Die Zusammensetzung der jeweiligen Säure wird dabei möglichst so abgestimmt, dass sie auf der einen Seite möglichst viel Material abträgt und auf der anderen Seite so wenig Lack wie möglich beschädigt. Außerdem muss die Ätzung möglichst schnell durch Verdünnung mit Wasser gestoppt werden können. Weiterhin ist es wichtig, dass die Säure das Material vollständig zersetzt und nicht noch Teilchen übrig blieben, welche später zu Störungen führen könnten. Zuletzt muss die ausgelöste Reaktion noch mit gleichmäßiger Geschwindigkeit ablaufen, um so reproduzierbar zu sein. Hat man die richtige Säurezusammensetzung, werden die Wafer nun entweder in diese Säurelösung getaucht oder damit besprüht. Bei dem Tauchen ist es möglich, eine größere Menge von Wafern gleichzeitig zu ätzen. Sie werden dazu in ein Tauchbecken, welches mit dem Ätzmittel gefüllt ist, hinabgelassen. In diesem Becken befinden sich mehrere Pumpen und Filter, welches abgeätzte Partikel entfernen und die Säure in ständiger Bewegung halten. Nach der vorher festgelegten Ätzzeit werden die Wafer wieder herausgenommen, die Reaktion, durch Eintauchen in mehreren Spülbecken, gestoppt und anschließend mit einer Trockenschleuder getrocknet. Dieser gesamte Vorgang ist sehr preisgünstig, hat eine hohe Durchsatzrate und ist aus technischer Sicht sehr simpel. Allerdings ist die Gleichmäßigkeit der Abtragung eher gering und die Lösung muss oft erneuert werden, um die gewünschte Konzentration zu behalten. Für das Sprühätzen werden die Wafer ähnlich wie beim Beschichten mit Lack befestigt, anschließend beschleunigt und dann mit der Säure besprüht. Dadurch wird ständig neues Ätzmittel zugeführt, weswegen eine Kontrolle der Konzentration entfällt. Nach dem Ätzen werden sie dann in einer heißen Stickstoffatmosphäre getrocknet. Im Gegensatz zum Tauchen ist die Homogenität hier sehr hoch. Der Nachteil ist die deutlich aufwendigere Technik und die Tatsache, dass jeder Wafer einzeln besprüht werden muss. Letzteres lässt sich aber teilweise durch Trommeln ausgleichen, worauf mehrere Waferscheiben positioniert werden und gleichzeitig geätzt werden können. Diese Verfahren werden auch dazu verwendet um die einzelnen Wafer zu reinigen und so schädliche Partikel zu entfernen.

Trockenätzen

Bei diesem Verfahren erfolgt der gesamte Ätzvorgang entweder durch eine chemische Wirkung von hochreaktiven Stoffen oder durch Teilchenbeschleunigung in einer Gasatmosphäre. Das Erstere nennt man Plasmaätzen und dabei wird das abzutragende Material nur mit Hilfe einer chemischen Reaktion von Radikalen, welche in einem Plasma entstehen, entfernt. Dazu wird ein Gas, meistens Kohlenstofftetrafluorid, zwischen zwei Elektroden in einen Plasmazustand versetzt. In der Gasentlandungszone entstehen dann, durch Stöße der Gasmoleküle miteinander, verschiedene Teilchen, unter anderem auch die benötigten Radikale. Diese werden anschließend durch ein Rohr, welches gleichzeitig einen Filter integriert, hat um unerwünschte Bestandteile zu filtern, in die Ätzkammer geleitet und reagieren dort mit der Waferoberfläche. Dies ermöglicht ein Abtragen ohne unerwünschte Beschädigung des Wafers bei gleichzeitig hohen Ätzgeschwindigkeiten. Allerdings eignet es sich nicht zur Schaffung sehr feiner Strukturen, weswegen es primär zum Abtragen von ganzen Schichten, beispielsweise der gesamten Lackschicht, verwendet wird und die abtragbaren Materialien sind begrenzt. Beim reaktionären Ionenätzen hingegen wird die Ätzung durch den Beschuss mit energetischen Teilchen und der Erzeugung einer chemischen Reaktionen erreicht. Dazu wird, wie beim Plasmaätzen, Gas in einen Plasmazustand versetzt, freie Radikale entstehen und diese werden in die Ätzkammer geleitet. Zusätzlich werden aber noch - ähnlich wie bei der Ionenimplantation - stark beschleunigte Ionen auf die Oberfläche geschossen. Anders als bei dieser wird hier jedoch kein Material eingebracht, sondern an der Oberfläche abgetragen. Da die Radikalen elektrisch neutral sind, werden sie dabei nicht mitbeschleunigt und erzeugen so weiterhin eine chemische Reaktion, welche die Oberfläche abträgt und hier noch zusätzlich das herausgeschlagene Material entfernt. Je nachdem, wie die einzelnen Systeme eingestellt sind, kann dadurch sowohl eine langsame oder schnelle sowie eine grobe oder feine Abtragung erfolgen. Trotz der Tatsache, dass man mit dem Trockenätzen nur einen Wafer nach dem anderen bearbeiten kann und die Maschinenkosten deutlich höher sind als beim Nasschemie-Ätzen, hat es sich dem gegenüber durchgesetzt und wird heute primär verwendet.

Nach dem Ätzen wird der Fotolack entfernt und die geätzten Strukturen geprüft, um Festzustellung ob sie den Gewünschten entsprechen. Tauchen dabei Fehler auf, zum Beispiel zu starke Ätzung aufgrund fehlerhaften Lackes, müssen der Wafer wieder aufbereitet und alle Arbeitsschritte wiederholt werden.

3.3       Dotierung, Galvanisierung und Vernetzung

Nachdem die grundlegenden Funktionselemente der Transistoren geschaffen wurden, wird nun erneut eine Schicht Fotolack aufgetragen. Diese wird dann, wie bei der Schaffung der Funktionselemente, belichtet und an den belichteten Punkten wieder entfernt. Der verbleibende Lack schützt nun die restlichen Stellen vor der jetzt stattfindenden Dotierung der Strukturen. Dazu wird, wie bei der Ionenimplantation, der Wafer erneut mit Ionen beschossen, welche dieses Mal auf 300.000 km/h beschleunigt werden. Dabei dringt ein gewisser Teil der Teilchen ein, erzeugen eine Verunreinigung und optimiert so wiederum die Leitfähigkeit des Siliziums. Nach diesem Vorgang wird der Fotolack entfernt und die Strukturen der Transistoren sind nun vollständig vorhanden. Als nächstes werden jetzt mehrere Isolationsschichten, meistens aus Siliziumnitrid und Siliziumoxid, aufgetragen. Das Oxid trennt und schützt dabei die verschiedenen Transistoren voneinander und vor äußeren Beeinflussungen. Das Nitrid hingegen dient als Ätzstopp für die später folgenden Ätzungen. Nach der Aufbringung der Isolationen, wird der Wafer nun erneut mit Fotolack beschichtet und eine weitere Belichtung erfolgt. Dieses Mal werden dabei die Positionen der Anschlüsse, auch Via genannt, aufgebracht. Anschließend erfolgt die Ätzung dieser Punkte, wobei der Ätzvorgang dieses Mal nicht nur durch den Fotolack, sondern auch durch das Nitrid gestoppt wird. Nach diesem ersten Ätzschritt wird der Lack entfernt, eine neue Lackschicht aufgetragen und die Muster der Grabenstrukturen, wieder mit der Lithographietechnik, übertragen. Bei dem nun folgenden – zweiten - Ätzschritt wird zuerst die Nitridschicht aufgebrochen und anschließend die Gänge der spätere Leiterbahnen hineingeäzt. Nachdem auch dies geschehen ist, wird die Oberfläche wieder vom Lack bereinigt und der Wafer anschließend in ein Becken, gefüllt mit Kupfersulfatlösung, getaucht. Dort wird nun eine Spannung angelegt, wodurch die Kupferionen vom Pluspol - der Anode, zum Minuspol - der Kathode - in diesem Fall wird sie vom Wafer gebildet, wandern und sich dort absetzen. Sobald sich ausreichend Kupfer in den Gräben und Anschlüssen abgesetzt haben, wird die Waferscheibe wieder aus dem Becken entfernt und poliert. Das Polieren funktioniert dabei genauso wie bei der Aufbereitung des Wafers. Es muss dabei nur darauf geachtet werden, dass man nicht zu viel Material entfernt und dadurch die Isolationsschicht beschädigt wird. Anschließend wird eine weitere Schutzschicht auf das Kupfer aufgebracht, um dieses vor Beschädigungen und Kurzschlüssen zu schützen. Durch eine Wiederholung dieses Vorganges ist es aktuell möglich, bis zu 20 Leiterbahnschichten übereinander zu konstruieren.

3.4       Erste Funktionstests und Teilung

Noch bevor die einzelnen DIEs aus dem Wafer herausgetrennt werden, erfolgen die ersten Funktionstests. Dazu wird der sogenannte Wafer-Prober verwendet, in diesem befinden sich eine Reihe von Kontaktnadeln, auch Starrnadeln genannt. Diese bauen dann eine elektronische Verbindung mit den Teststellen auf und prüfen damit den korrekten Stromfluss. Fehlerhafte Schaltungen werden dabei entweder farblich markiert oder elektronisch aufgezeichnet und können nach der Zerteilung aussortiert werden. Bei einem aktuellen Gerät können bis zu 280 Verbindungen pro Quadratzentimeter hergestellt werden. Dies ist möglich, weil die Nadeln extrem klein gefertigt werden und so eine einzelne Testfläche lediglich 60 µm dick ist. Nach diesem Schritt können die einzelnen Strukturen herausgesägt werden. Dazu wird die Waferoberfläche zuerst mit einer Kunststofffolie laminiert und dann unter Wasser positioniert. Anschließend wird mit einem Sägeblatt, welches mit Diamantpulver oder Splittern beschichtet ist, durch den Wafer bis zur Folie gesägt. Die Folie selbst wird dabei nur leicht angesägt. Der Durchmesser des Schnitts kann dabei eine Größe von weniger als 35 µm haben. Nachdem so alle Strukturen voneinander getrennt wurden, werden die zersägten Scheiben aus dem Wasser geholt und auf einer Pick&Place Maschine platziert. Diese kann nun die einzelnen DIEs von der Folie abnehmen und sie in den entsprechenden Behälter für die weitere Verarbeitung einsortieren. Anhand der Farbmarkierungen oder der elektronischen Aufzeichnung ignoriert sie dabei die defekten Schaltungen und sortiert nur die funktionsfähigen aus. Die Beschädigten werden anschließend gesondert auf ihre Beschädigungen geprüft. Sollte sich die Schädigung nur in einem bestimmten Bereich, beispielsweise innerhalb eines einzelnen Kernes, befinden, ist es möglich diese Bereich abzutrennen und den DIE für eine leistungsschwächere CPU zu verwenden.

4         Montage

4.1       Zusammenbau

Nachdem die DIEs nun vereinzelt und sortiert sind, erfolgt jetzt das Packaging. Dazu wird als erstes eine Leiterplatte benötigt. An dieser Platte, auch Substrat genannt, befinden sich unten die Kontaktpins, die später die Verbindung zwischen dem Mainboard und dem DIE herstellen werden. Außerdem sind noch mehrere Leiterbahnen untergebracht, welche die Pins mit dem Kern verbinden sollen. Nun wird entweder mit Kleben oder Löten der Nacktchip auf dem Substrat befestigt. Danach erfolgt das Drahtbonden, womit der DIE mit den Leiterbahnen verbunden wird. Dazu gibt es verschiedene Möglichkeiten, aufgrund des geringen Platzbedarfs der Kontakte und der niedrigeren Arbeitstemperatur wird inzwischen größtenteils nur noch das Ultrasonicbonden, auch Wedge-Wedge-Bonden genannt, verwendet. Bei diesem Verfahren wird der Bonddraht, welcher durch das Tail geführt wird, zuerst auf der zu kontaktierenden Leiterbahn des Substrats positioniert. Durch die Ausübung von einem leichten Druck und mit Hilfe eines Ultraschalls wird eine Schweißung erzeugt und der Draht befestigt. Nun bewegt sich das Tail auf die Kontaktstelle des DIEs und wiederholt dort den Schweißvorgang. Je nach Dicke des Drahtes kann er nun einfach mit einer genau definierten Bewegung einfach abgerissen werden oder muss zuerst mit einem Messer angeschnitten werden, um ihn danach abzureisen. Dies wird anschließend mit allen Kontaktpunkten wiederholt, bis der Kern und die Platte vollständig verbunden sind. Zuletzt wird der Heatspreader, der bei aktuellen CPUs meist aus vernickeltem Kupfer oder Aluminium besteht, befestigt. Die Befestigung erfolgt auch hier durch Verklebung mit dem Substrat. Er hat anschließend die Funktion, den empfindlichen Chip im Inneren zu schützen und die Wärme auf eine größere Fläche zu verteilen, um sie so effektiver ableiten zu können.

4.2       Finaler Test und Sortierung

Nachdem die CPU nun vollständig hergestellt und montiert ist, erfolgen jetzt die letzten Funktionstests. Dabei werden sie angeschlossen und intensiv auf ihre Schlüsseleigenschaften, wie zum Beispiel Wärmeabgabe oder stabil erreichbare Taktfrequenz, getestet. Nach diesen Werten werden die Prozessoren anschließend auf einzelne Trays sortiert, wo sich bereits Chips mit den gleichen Eigenschaften befinden. Nach der Sortierung werden diese dann entweder an verschiedene Händler verschickt oder kommen in eine Retail-Verpackung und anschließend in den Endkundenhandel.

5         Zukünftige Probleme und Lösungen

5.1       Grenzen der Halbleiterentwicklung

Bei der Entwicklung immer kleinerer Strukturen und leistungsfähigeren Prozessoren ergeben sich verschiedenste technische Grenzen, welche im Laufe der Jahre und der technologischen Entwicklung erreicht wurden. Eine dieser Grenzen ist die sogenannte Laufzeitverzögerung. Diese gibt an, wie schnell sich ein elektrisches Signal zu einem Transistor und wieder zurückbewegen kann. Mit dem Erreichen der 60 nm Strukturen verringerte sich diese Verzögerung auf lediglich 1,5 Pikosekunden. Allerdings war damit die unterste Grenze erreicht. Ein Umstellen auf noch kleinere Strukturen, wie beispielsweise 2008 auf 45 nm, brachte keine Verringerung der Laufzeitverzögerung mehr mit sich. Dadurch können die Schaltungen zwar noch kleiner werden, allerdings nicht mehr schneller. Damit fiel einer der Hauptvorteile der Verkleinerung weg. Ein weiteres Problem ist die Belichtung der immer kleiner werdenden Transistoren. Selbst aktuelle Lithographieverfahren, wie zum Beispiel die Immersionslithographie, müssen bereits mit anderen Techniken kombiniert werden, um die geplanten Größen von 20 nm zu erreichen. Bei noch kleineren Strukturen, wie die 14 nm, welche 2014 für den Massenmarkt geplant sind, wird dies aber auch nicht mehr funktionieren. Außerdem ist auch die Verkleinerung der Siliziumverbindung, selbst durch Zugabe zusätzlicher Stoffe, immer aufwendiger und wird bald ihre Grenze erreichen. Momentan geht man davon aus, das Größen von unter 10 nm nicht mehr wirtschaftlich rentabel produzierbar sind und noch weniger kaum noch möglich. Auch häufen sich bei diesen Strukturen die sogenannten Leckströme. Diese entstehen, wenn sich freie Ladungsträger, in diesem Fall Elektronen, frei durch den Halbleiter bewegen. Aufgrund der extrem dünnen Isolationsschichten, von teilweise nur noch 1,2 nm am Gate, dem Zugang von der Leiterbahn zum Transistor, tritt dieser Effekt dort immer häufiger auf und erzeugt eine größere Abwärme und Stromverbrauch. Da jeder Transistor so einen Zugang besitzt und damit sich inzwischen mehrere Milliarden von ihnen auf einem Chip befinden, stellt dies ein schwerwiegendes Hitze- und Stromproblem dar. Es ist ebenfalls nur schwer bis gar nicht möglich, noch höhere Taktraten als aktuell verwendet werden, zu realisieren, da die physikalischen Eigenschaften des Siliziums dies nicht zulassen. Ein zusätzliches Problem bei der immer extremeren Miniaturisierung stellt auch die sogenannte Elektromigration dar. Ausgelöst wird diese durch die Elektronen, welche sich permanent durch die Leiterbahnen bewegen müssen, um die Funktion des Prozessors zu gewährleisten. Dabei stoßen sie allerdings mit den Metallatomen zusammen und verschieben sie, wodurch diese anfangen, durch das Metall zu wandern. Dies führt dann zu einem Materialschwund an den betroffenen Stellen, bis hin zum Riss und kann dadurch sogar zu einem Totalausfall der Schaltung führen. Verstärkt wird diese Wirkung noch durch erhöhte Spannungen und Wärmeentwicklung, die vor allem in High-End-CPUs präsent sind. Während dieses Problem bei normal großen Elektroleitern, wie beispielsweise Stromleitungen, praktisch vernachlässigbar ist, hat es auf die Leiterbahnen in modernen Prozessoren, die inzwischen die Größe von 50 nm und weniger erreicht haben, desaströse Auswirkungen. Eine weitere Schrumpfung der Produktionsgrößen, würde diese Wirkung damit noch weiter verstärken und verschlimmern. Weiterhin steigen durch die immer komplexeren Fertigungsverfahren, die für geringere Produktionsgrößen notwendig sind, die Produktionskosten immer weiter an.

5.2       Zukünftige Technologien

Als ein Teil der Lösung all dieser Probleme wird momentan der Kohlenstoff-Nanoröhren-Feldeffekttransistor gesehen. Das ist ein Transistor, bei dem Teile oder auch die gesamte Halbleiterstruktur aus Kohlenstoffnanoröhrchen gefertigt wurden. Diese Röhren bestehen, wie ihr Name schon sagt, ausschließlich aus Kohlenstoff und haben einige Vorteile gegenüber dem bisher verwendeten Silizium. Es ist damit zum Beispiel möglich, kleinere Strukturen als mit Reinstsilizium zu erzeugen. Bisher konnte damit ein Röhrchen mit einem Durchmesser von nur noch 0,4 nm hergestellt werden. Darauf aufbauend könnten damit ähnlich kleine Halbleiter hergestellt werden. Bereits 2007 gelang es Wissenschaftler der Universität von Manchester, unter Verwendung eben jener Technik, die Produktion eines funktionstüchtigen Transistors mit einer Breite von 5 nm und der Dicke eines einzelnen Kohlenstoffatoms, was knapp 0,1 nm groß ist. Nur ein Jahr später gelang es ihnen die Breite auf nur noch 10 Atome, also rund 1 nm, zu reduzieren. Auch höhere Taktraten sind, aufgrund des anderen physikalischen Aufbaus, möglich. Dies bewies Anfang 2010 IBM, als sie einen Kohlenstofftransistor demonstrierten, welcher mit einer Taktrate von 100 GHz stabil betrieben wurde. Zusätzlich setzt Kohlenstoff der Elektromigration einen deutlich höheren Widerstand entgegen als es Kupfer tut. Womit die Bedeutsamkeit des Effekts vorübergehend wieder in den Hintergrund rückt. Auch ist eine weitere Reduzierung der Laufzeitverzögerung möglich, da Kohlenstoff dem weniger Widerstand entgegensetzt und so höhere Geschwindigkeiten ermöglicht. Ebenfalls eine Lösung für die Umgehung der maximalen Laufzeitverzögerung, welche bereits angewandt wird, ist das Aufteilen der CPU in mehrere Kerne. Dadurch kann verhindert werden, dass die elektronischen Signale durch die gesamte CPU geschickt werden müssen, um die Rechenaufgabe zu erfüllen. Stattdessen werden sie nur innerhalb des Bereiches, welchem ein Kern entspricht, geleitet und müssen so einen kürzeren Weg zurücklegen. Um die Gefahren und Probleme der Leckströme zu reduzieren, testet man inzwischen verschiedene fluorierte oder organische Siliziumoxide, zum Beispiel SiO_1,5CH₃ oder SiO_0,5(CH₃)₃. Zusätzlich werden diese dann noch in porösen Schichten aufgetragen. Dadurch befindet sich innerhalb der Isolation dann noch ein leerer Raum, welcher beispielsweise Luft enthält. Damit fällt die Leitfähigkeit noch weiter ab und verhindert so noch effektiver Leckströme. Als Ersatz für die an ihre Grenzen stoßende Immersionslithographie wäre die EUV-Lithographie denkbar. Sie verwendet elektromagnetische Strahlung, auch extrem ultraviolette Strahlung genannt, mit einer Ausgangswellenlänge von nur 13,5 nm. Durch die zusätzliche Verwendung von Spiegeloptiken wäre es damit möglich Strukturen bis unter 5 nm noch zuverlässig belichten zu können. Ebenfalls wird an einer Belichtungsmethode durch Bestrahlung mit Ionen geforscht. Damit wäre es theoretisch möglich, völlig auf eine Maske zu verzichten und eine direkte Strukturierung der Wafer vorzunehmen. Des Weiteren könnte, unter Verwendung von Wasserstoffatomen, eine Wellenlänge von 0,0001 nm erreicht werden, was ebenso kleine Strukturen ermöglichen würde. Um die Kosten für diese Verfahren zu reduzieren, arbeitet man nicht nur an kostengünstigeren Maschinen, sondern auch an einer Vergrößerung des Waferdurchmesser. Dadurch ist es möglich den Verschnitt zu minimieren und gleichzeitig die Ausbeute zu erhöhen. Das Bestreben nach größeren Durchmessern gibt es bereits seit den 60er Jahren, wo man noch 50 mm² Wafer produziert hat. Inzwischen hat man bereits die 300 mm² erreicht und plant momentan einen Umstieg auf 450 mm². Auch wird bereits an noch größeren Wafern geforscht, welche die Kosten weiter reduzieren sollen.

Quellenverzeichnis

Ulrich-von-Hutten-Gymnasium. (27. März 2013). Abgerufen am 27. März 2013 von Ulrich-von-Hutten-Gymnasium: http://www.uvhg.de/unterricht/fachbereich-mnt/informatik/geschichte-der-...

Ulrich-von-Hutten-Gymnasium, Abbildung 1. (27. März 2013). Abgerufen am 27. März 2013 von Ulrich-von-Hutten-Gymnasium: http://www.uvhg.de/unterricht/fachbereich-mnt/informatik/geschichte-der-...

Bayer, T. (21. Januar 2013). PCGamesHardware. Abgerufen am 21. Januar 2013 von PCGamesHardware: http://www.pcgameshardware.de/

(2005). Technische Informatik - Eine Einführung. In B. Becker, R. Drechsler, & P. Molitor. Pearson Studium.

Beierlein, T., & Hagenbruch, O. (1999). Taschenbuch Mikroprozessortechnik. Carl Hanser Verlag.

Culver, J. (2013, Januar 21). THE CPUSHACK museum. Retrieved Januar 21, 2013, from THE CPUSHACK museum: http://www.cpushack.com/

Danek, R., & Kuntze, R. (22. Januar 2013). Computerwissen Online. Abgerufen am 22. Januar 2013 von Computerwissen Online: http://www.computerwissen-online.de/

Engelhardt, M. (24. Januar 2013). Amigaland. Abgerufen am 24. Januar 2013 von Amigaland: http://www.amigaland.de/

GLOBALFOUNDRIES. (16. März 2013). Youtube. Abgerufen am 16. März 2013 von Youtube: http://www.youtube.com/watch?v=UvluuAIiA50

Goodhead, P. (21. März 2013). bit-tech. Abgerufen am 21. März 2013 von bit-tech: http://www.bit-tech.net/hardware/cpus/2010/06/10/how-to-make-a-cpu-from-...

Hoppe, B. (1997). Mikroelektronik 1. Vogel Verlag und Druck GmbH & Co. KG.

Hoppe, B. (1998). Mikroelektronik 2. Vogel Verlag und Druck GmbH & Co. KG.

Hüber, F., & Timm, J.-F. (22. Februar 2013). Computerbase. Abgerufen am 22. Februar 2013 von Computerbase: http://www.computerbase.de/

IBM. (27. März 2013). IBM. Abgerufen am 27. März 2013 von IBM: http://www.ibm.com/

Inman, M. (27. März 2013). NewScientist. Abgerufen am 27. März 2013 von NewScientist: http://www.newscientist.com/article/dn13730-atomthick-material-runs-ring...

Intel. (31. Januar 2013). Intel. Abgerufen am 31. Januar 2013 von Intel: http://www.intel.com/pressroom/kits/quickreffam.htm

Jaspers, F. (24. Januar 2013). 3DChip. Abgerufen am 24. Januar 2013 von 3DChip: http://www.3dchip.de/Grafikchipliste/Leistung_Graka.htm

Knurhahn, P., & D. Billerbeck, J. (22. April 2013). Ingenieur.de. Abgerufen am 22. April 2013 von Ingenieur.de: http://www.ingenieur.de/Fachbereiche/Halbleiter/Silizium-erreicht-Grenze...

Krome, T. (19. Januar 2013). TweakPC. Abgerufen am 19. Januar 2013 von TweakPC: http://www.tweakpc.de/berichte/emig/emig.htm

Laube, P. (29. Januar 2013). Halbleitertechnologie von A bis Z. Abgerufen am 29. Januar 2013 von Halbleitertechnologie von A bis Z: http://www.halbleiter.org/

Laube, P. (29. Januar 2013). Halbleitertechnologie von A bis Z, Abbildung 3, 4, 5, 6, 7, 8, 9, 11. Abgerufen am 29. Januar 2013 von Halbleitertechnologie von A bis Z: http://www.halbleiter.org/

Richter, P. (31. Januar 2013). Wikipedia. Abgerufen am 31. Januar 2013 von Wikipedia: http://wikipedia.org/

Richter, P. (31. Januar 2013). Wikipedia, Abbildung 10, 12, 13. Abgerufen am 31. Januar 2013 von Wikipedia: http://wikipedia.org/

Schnabel, P. (27. März 2013). Elektronik Kompendium. Abgerufen am 27. März 2013 von Elektronik Kompendium: http://www.elektronik-kompendium.de/

Texas Instruments. (22. Januar 2013). Texas Instruments. Abgerufen am 22. Januar 2013 von Texas Instruments: http://www.ti.com/corp/docs/kilbyctr/jackstclair.shtml

Texas Instruments. (22. Januar 2013). Texas Instruments, Abbildung 2. Abgerufen am 22. Januar 2013 von Texas Instruments: http://www.ti.com/corp/graphics/press/image/on_line/co1034.jpg

Tuva Design. (1. April 2013). Intel 4004 35th Anniversary Project. Abgerufen am 1. April 2013 von Intel 4004 35th Anniversary Project: http://www.4004.com/

Ulmer, B. (24. Januar 2013). Halbleiter-Scout. Abgerufen am 24. Januar 2013 von Halbleiter-Scout: http://www.halbleiter-scout.de/

Vespermann, H. (24. Januar 2013). Euroquarz. Abgerufen am 24. Januar 2013 von Euroquarz: http://www.euroquarz.de/herstellung_von_silizium.html

Vogel, T. (25. Oktober 2012). PCGamesHardware. Abgerufen am 25. Oktober 2012 von PCGamesHardware: http://www.pcgameshardware.de/CPU-Hardware-154106/Specials/Transistoren-...

Wintermayr, P. (27. März 2013). Elektroniknet.de. Abgerufen am 27. März 2013 von Elektroniknet.de: http://www.elektroniknet.de/

Selbstständigkeitserklärung

Hiermit versichere ich,

………………………………………………………………………………………………………………………………………

            (Name, Vorname)

dass ich diese Hausarbeit (Zusammenfassung) mit dem Thema:

………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………

Selbstständig verfasst habe und keine anderen als die angegebenen Quellen und Hilfsmittel benutzt wurden, sowie Zitate kenntlich gemacht habe.

________________                                       ___________________________________

            (Ort, Datum)                                                             (Unterschrift)